我们已经成功演示了采用 InGaAs 的 III-V/Ge CMOS 晶体管n-通道和Gep首次通过直接晶圆键合 (DWB) 将通道集成在一个晶圆上。 III-V/Ge CMOS 晶体管的迁移率比 Si CMOS 晶体管高出 200% 以上。这是实现下一代高性能III-V/Ge CMOS晶体管的重要一步。

东京大学，UT，（院长：Junichi Hamada），国立先进产业技术研究所，AIST，（院长：Tamotsu Nomakuchi），住友化学株式会社，SC，（院长：Masakazu Tokura），国立材料科学研究所，NIMS，（院长：Sukekatsu Ushioda）已经研究了 III-V 化合物半导体和 III-V 绝缘体与 Si 平台兼容的 (III-V-OI) 晶体管。

在这项工作中，我们开发了实现高性能III-V/Ge CMOS晶体管的关键技术； (1) 在 Ge 晶圆上集成 III-V 沟道并演示采用自对准 Ni 基金属源极/漏极 (S/D) 工艺 (UT) 的高迁移率 III-V/Ge CMOS 晶体管，(2) 增强极薄体 (ETB) III-V-OI MOSFET (UT) 中的电子迁移率，以及 (3) 采用通用金属 S/D 和栅电极的 III-V/Ge CMOS 技术 (AIST)。

我们在“2011 年 VLSI 技术研讨会”（VLSI 研讨会 2011）（2011 年 6 月 13 日至 16 日，日本京都）上以三篇论文的形式展示了这些成就。

这项工作自 2007 年以来一直得到 NEDO 纳米电子材料与结构创新研究项目的支持。

Check要点Check

我们已成功开发出III-V/Ge CMOS晶体管，其电子和空穴迁移率比Si CMOS晶体管高200%以上。此外，我们还开发了高电子迁移率 ETB InGaAs-OI MOSFET 和具有通用金属 S/D 和栅电极的可扩展 III-V/Ge CMOS 技术。这些结果可以让我们实现下一代高性能 III-V/Ge CMOS 晶体管。

第 1 点：全球首次展示高性能 III-V/Ge CMOS 晶体管

• 我们已经成功演示了InGaAs-OI的III-V/Ge CMOS集成nMOSFET 和 Gep首次使用 DWB 技术在 Ge 衬底上实现具有自对准 Ni-InGaAs 和 Ni-Ge 金属 S/D 的 MOSFET。含 Al 的 InGaAs-OI-on-Ge 晶圆₂O₃掩埋氧化物（BOX）层已通过DWB技术开发出来。 Ni 基金属 S/D 使我们能够制造 InGaAs-OInMOSFET 和 Gep采用单步 S/D 形成工艺的 MOSFET。制备的 InGaAs-OInMOSFET 和 GepMOSFET 的电子和空穴迁移率分别比 Si MOSFET 高 200% 以上。这一结果将为实现用于逻辑LSI的高性能III-V/Ge CMOS晶体管开辟道路。

第2点：高迁移率ETB III-V-OIn具有 InGaAs 复合通道的 MOSFET

• 我们已成功证明 ETB III-V-OI 具有高电子迁移率n首次采用约 10 纳米厚的 InGaAs 复合沟道的 MOSFET。 InGaAs复合沟道InGaAs-OInMOSFET 的迁移率比 Si 高 400% 以上nMOSFET。

第 3 点：具有通用金属 S/D 和栅电极的可扩展 III-V/Ge CMOS 技术

• 我们成功开发了具有通用金属S/D和栅电极的可扩展III-V/Ge CMOS技术，并首次演示了栅极长度小于100 nm的III-V/Ge CMOS操作。

|摘要|

摘要1：全球首次演示高迁移率III-V/Ge CMOS晶体管
~通过DWB技术和自对准镍基金属S/D III-V/Ge CMOS工艺将高电子迁移率III-V沟道和高空穴迁移率Ge沟道集成在一块晶圆上~

我们已成功开发出原子层沉积Al的InGaAs-OI-on-Ge晶圆₂O₃(ALD-铝₂O₃) ALD-Al 的 BOX 层₂O₃首次辅助DWB技术，如图1-1(a)所示。此外，我们还开发了自对准镍基金属S/D工艺，用于在一块晶圆上制造III-V/Ge CMOS晶体管，如图1-1(b)所示。因此，我们展示了 InGaAs-OInMOSFET 和 GepMOSFET首次集成在一个晶圆上，如图1-2(a)所示。我们发现集成的InGaAs-OInMOSFET 和 GepMOSFET 表现出比 Si 晶体管更高的电子和空穴迁移率，如图 1-2 所示。空穴、电子和空穴迁移率以及针对 Si 的迁移率增强为 ~ 260 和 ~ 1800 cm²/Vs 和 ~ 23 × 和 ~ 35 ×，分别如图 2 和 3 所示。 1-2(b)和(c)。

图。 1-1 (a) III-V-OI-on-Ge 晶圆照片。 2英寸InGaAs层已成功转移到4英寸Ge晶圆上。 (b) InGaAs-OInMOSFET 和 Gep采用自对准镍基金属 S/D 工艺制造的 MOSFET。

图。 1-2 (a) 电传输特性 InGaAs-OInMOSFET 和 Gep在 InGaAs-OI-on-Ge 晶圆上制造的 MOSFET。 InGaAs-OI 的正常晶体管操作nMOSFET 和 GepMOSFET 已得到确认。 (b) GepMOSFET 和 (c) InGaAs-OInMOSFET。相对于 Si 晶体管的迁移率增强是 Ge 的 23 倍pMOSFET 和 InGaAs-OI 为 35 ×nMOSFET，分别。

总结2：高电子迁移率ETB III-V-OI的开发nMOSFET
~有效沟道厚1nm的InGaAs复合沟道III-V-OI MOSFET的开发~

我们开发了ETB III-V-OIn首次采用约 10 纳米厚的 InGaAs 复合通道的 MOSFET。 InGaAs复合沟道具有高In含量的InGaAs沟道层(有效沟道层)和低In含量的InGaAs缓冲层。沟道层被MOS接口缓冲层夹在中间。这里，由于能带偏移的差异，电流流过具有高In含量的InGaAs沟道层。因此，可以抑制MOS界面处的载流子的散射，结果，即使在ETB结构中也可以提高迁移率。高质量外延~10纳米厚的InGaAs复合沟道由住友化学有限公司生长。我们制造了ETB InGaAs-OI MOSFET，我们发现了如图2-1所示的高质量沟道转移。图 2-2 显示了 ETB InGaAs 复合沟道 III-V-OI nMOSFET 的电传输特性。我们成功地演示了 ETB InGaAs 复合沟道 III-V-OI nMOSFET 的晶体管操作，即使有效沟道厚度为 1 nm，如图 2-2(a) 所示。此外，我们还证明了 ETB InGaAs 复合通道 III-V-OI 具有更高的迁移率nMOSFET是Si晶体管的42倍，如图2-2(b)所示。结果，我们发现ETB InGaAs复合通道III-V-OI的迁移率nMOSFET 与体 III-V MOSFET 一样高，如图 2-2(c) 所示。高迁移率 ETB InGaAs 复合沟道 III-V-OI nMOSFET 在缩小尺寸方面很有前景，因为 ETB 结构可以抑制短沟道效应。

图。 2-1 ~ 10 nm 厚的 InGaAs 复合通道 III-V-OI 的横截面显微照片nMOSFET。 InGaAs复合沟道由高In含量的InGaAs沟道层和两层低In含量的InGaAs缓冲层组成。电流在沟道层流动。

图。 2-2 III-V-OI的电输运特性n具有 InGaAs 复合通道的 MOSFET。 (a) InGaAs复合沟道III-V-OI演示n有效沟道厚度为1 nm的MOSFET。 (b) InGaAs复合沟道III-V-OI的迁移率特性n具有5nm厚有效沟道和10nm厚InGaAs单沟道III-V-OI的MOSFETnMOSFET。 InGaAs复合沟道III-V-OInMOSFET 的迁移率比 Si 提高了 42 倍。 (c) 电子迁移率的基准。约 10 nm 厚的 ETB InGaAs 复合沟道 III-V-OI 的迁移率nMOSFET 与体 III-V 族一样高nMOSFET。

总结 3：开发具有通用金属 S/D 和金属栅电极的可扩展 III-V/Ge CMOS 技术

我们成功开发了具有通用金属S/D和栅电极的可扩展III-V/Ge CMOS技术，并且首次演示了栅极长度小于100 nm的III-V/Ge CMOS操作。

图3-1显示了InGaAs和Ge的能带阵容。 InGaAs的导带边缘和Ge的价带边缘位于Si技术中中带隙金属的功函数附近。因此，我们可以使用公共栅电极n/p从控制阈值电压的角度来看MOSFET。此外，该栅电极适用于肖特基势垒S/D晶体管操作中的金属S/D。因此，我们可以将金属 S/D 和栅电极商品化。在这项工作中，我们使用 TaN 作为肖特基势垒 InGaAs/Ge 中的通用金属n/pMOSFET。图 3-2 显示了所制造的 InGaAs 的横截面显微照片n栅极长度为50 nm的MOSFET。如图3-3所示，我们演示了InGaAsnMOSFET 和 Gep首次实现栅极长度100nm的MOSFET，并实现对称晶体管工作。我们发现，使用通用金属 S/D 和栅电极开发的工艺可以让我们通过简单的工艺实现 III-V/Ge CMOS 性能的扩展。

图。 3-1 InGaAs和Ge的能带阵容

图。 3-2 InGaAs的截面显微照片n栅极长度为50 nm的MOSFET以及InGaAs和Ge系列

图。 3-3 InGaAs的电传输特性nMOSFET 和 Gep常规工艺制作的栅极长度为100 nm的MOFSET

如上所述，我们开发了用于逻辑LSI的高迁移率III-V/Ge CMOS晶体管。此外，为了进一步改进，我们开发了 ETB InGaAs 复合沟道 III-V-OI MOSFET 和具有通用金属 S/D 和金属栅电极的可扩展 III-V/Ge CMOS 工艺。这些下一代 III-V/Ge CMOS 晶体管的关键技术可以让我们提高计算机的性能并降低能耗。

我们项目的历史

在我们的项目中，我们提出了替代沟道材料和新的工程工艺，以开发 16 nm 代晶体管。特别是，我们重点关注 III-V 族化合物半导体，因为它们具有高电子迁移率和轻电子质量。最近，我们成功开发了32至100纳米厚的InGaAs-OIn带有 SiO 的 Si 衬底上的 MOSFET₂或艾尔₂O₃BOX层采用DWB工艺，世界领先。我们已经展示了高迁移率 InGaAs-OIn与 Si 晶体管相比，即使 InGaAs 沟道厚度小于 10 nm，MOSFET 也是如此。目前我们已经在2009年超大规模集成电路技术研讨会、2010年超大规模集成电路技术研讨会、2010年国际电子器件会议等上汇报了我们的成果。

在这项工作中，我们成功集成了高电子迁移率III-V沟道和高空穴迁移率Ge沟道，并展示了世界上第一个III-V/Ge CMOS晶体管。我们在 2011 年 VLSI 技术研讨会上展示了这项工作。

“2011年VLSI技术研讨会”（VLSI研讨会2011）（2011年6月13日至16日，京都）

发布日期为 6 月 12 日上午 8 点，诉讼程序发布时。
 TODAI TLO, Ltd 和 Sumitomo Chemical Co Ltd 就该事项申请了专利。

图。 A-1 2 英寸 III-V-OI-on-Si 晶圆照片

图。 A-2 采用 ALD-Al2O3 辅助 DWB 工艺制造的具有 2 英寸 InGaAs 层的 III-V-OI-on-Ge 晶圆和 4 英寸 Ge 晶圆的照片。