Wataru Mizubayashi（高级研究员）、Yukinori Morita（高级研究员）、Hiroyuki Ota（高级研究员）、Meishoku Masahara（组长）等硅纳米器件组、纳米电子研究所（NRI；主任：Tetsuji Yasuda）、日本国立先进工业技术研究所（AIST；所长：Ryoji） Chubachi）展示了隧道晶体管（隧道 FET）的增强性能和高可靠性，这被认为是未来节能设备的有前途的技术。

研究人员开发了一种在具有成本优势的硅平台上制造正型和负型隧道 FET 的工艺，这种工艺对于驱动大规模传感器网络电路所需的 CMOS 电路是必不可少的，实现了低于金属氧化物半导体场效应晶体管 (MOSFET) 物理极限的亚阈值摆幅值，并大大增强了电流驱动能力。上述内容带来了希望，如果隧道FET用于驱动大规模传感器网络电路，其长期可靠性、成本优势以及使电路能够在较低电压电源下工作的能力可以大大降低建立和维护电路的成本。

这些研究结果的详细信息将在 2014 年 12 月 15 日至 17 日在美国旧金山举行的国际电子器件会议 (IEDM) 上公布。

隧道 FET 和 MOSFET 的长期寿命比较（左）以及正型和负型隧道 FET 传输特性的改进（右） 使用开发的工艺，亚阈值摆幅值和电流驱动能力得到改善。

使用传感器进行持续检查和监控的无线传感器网络的使用在各个领域迅速增长，包括医学、预防犯罪、农业、交通和结构（桥梁和建筑物）（图 1）。随着日本的出生率迅速下降，社会老龄化速度也迅速加快，此类无线传感器网络预计未来会变得更大。因此，展望未来，传感器必须更好地节约能源，并且能够长期使用而不会出现故障，以降低安装后的更换成本。目前，传感器使用由 MOSFET 组成的电路，但近年来的研究重点是用隧道 FET 取代这些电路，隧道 FET 可以用更少的功率驱动电路。实现这一目标的关键是隧道FET能否确保低电压下的高性能、低成本和长寿命。

图 1：无线传感器网络图

绿色纳米电子中心 (GNC) 是产业技术研究院 NRI 内的一个协作研究团队（2010 财年 - 2013 财年），研究和开发了采用新工作原理的 CMOS 器件，旨在将大规模集成电路 (LSI) 的功耗降低 90% 以上。 GNC 重点开发的器件是隧道 FET，它与传统 CMOS 晶体管高度兼容。研究结果是，隧道 FET 由于采用垂直结构而获得了更高的性能 (AIST 新闻稿，2013 年 6 月 10 日) 并在隧道交叉口实施中间层（AIST 新闻稿，2014 年 6 月 9 日）。

这项研发是在日本学术振兴会世界领先科学技术创新研发资助计划（FIRST计划）的“绿色纳米电子核心技术开发”项目（负责人：横山直树）的财政支持下进行的。

这项研究首先验证了隧道 FET 的长期可靠性，目的是大幅降低更换成本。评价中使用的元件为负型隧道FET，比较元件使用负型MOSFET。长期寿命定义为阈值电压移动 50 mV 之前的时间。如果在工作电压下普通评估长期可靠性，需要10年以上，这是不现实的。因此，通过在较高电压下加速测试发现的测量寿命可外推到工作电压以预测寿命。

长期寿命评估结果如图2所示。例如，传统MOSFET在15V栅极电压下只能持续一千到几百秒。另一方面，隧道 FET 的使用寿命可达 10 年，比 MOSFET 长得多。这表明，在 1 V 或更低的驱动电压下，隧道 FET 可以提供一个多世纪的工作寿命，使其能够半永久性地用作低压​​操作的传感器驱动电路。

图2：隧道晶体管和场效应晶体管的长期寿命比较

以下是关于隧道 FET 可以大幅延长寿命的考虑因素。图2所示的长期寿命测试是在加速测试条件下进行的，假设栅极处于工作状态，栅极带电压，漏极上有05 V的电压。图 3 概述了影响 MOSFET 和隧道 FET 长期寿命的因素。 MOSFET 的长期寿命主要取决于源头的电子注入。另一方面，在隧道 FET 中，源极和漏极具有不同的极性（分别为正型和负型），并且电场变得特别集中在正源极和栅极边缘。迄今为止，人们怀疑这种电场集中会对可靠性产生有害影响。然而，这项研究首次表明几乎不存在任何此类影响。的长期使用寿命。研究表明，决定隧道 FET 长期寿命的电子注入仅来自负漏极。由于本次加速测试中负型漏极处于带压状态，栅极和漏极之间几乎没有电压差，这基本上抑制了负型漏极的电子供给。这就是隧道 FET 寿命更长的原因。

上述结果表明，如果使用低电压工作的隧道 FET 作为传感器驱动器件，则可以半永久性地使用它们，而无需更换。

图 3：影响 MOSFET 和隧道 FET 长期可靠性的因素

该研究还开发了隧道 FET 基本技术，旨在构建节能的大规模传感器网络。

对于传统 MOSFET，载流子注入是由于电子热扩散而发生的。因此，亚阈值摆幅（开/关特性急剧上升的指标）的物理下限约为 60 mV/dec。另一方面，在隧道 FET 中，载流子注入是由隧道效应引起的，因此理论上可以使亚阈值摆幅值低于 60 mV/dec。亚阈值摆幅是晶体管可以在多低的电压下开启的指标（图 4）。由于晶体管在电路中充当开关，因此使用隧道 FET 打开开关所需的电压低于使用 MOSFET 的电压。降低驱动电路的电源电压可以减少能耗，并可以使用更小的电池和电源。

图 4：MOSFET 和隧道 FET 的开/关操作差异

由于这些优势，世界各地领先的研究机构正在努力开发高性能隧道FET。开发了一种工艺，可以一次性制造两种极性的隧道 FET，并且可以低成本构建电路（图 5）。

众所周知，隧道结处的晶体缺陷会导致亚阈值摆幅恶化。 X射线光电子能谱分析表明，通常在形成结之前进行的氢氟酸清洗会在表面留下非常薄的氧化层，从而导致晶体缺陷。为此，表面被反复氧化，氧化层依次被去除，从而消除了残留的氧化层，使得形成具有两种极性的隧道FET的无缺陷结成为可能。结果不仅显着改善了正型和负型隧道 FET 的亚阈值摆幅，而且还显着改善了电流驱动能力。在这项研究中，两种极性的隧道 FET 首次产生了低于 60 mV/dec 的亚阈值摆幅值，这是 MOSFET 的理论极限。结果还显示电流驾驶性能得到改善，比之前新闻稿中宣布的大约高 1,000 倍（图 6）。双极性隧道 FET 的这种高性能是与 CMOS 节能直接相关的结果，CMOS 使用这些隧道 FET 作为基本结构元件。这项技术有望实现非常显着的优点，例如能够在能够以微量功率（例如回收能量）驱动设备的电路中的应用。

图 5：创建隧道 FET 的新流程

图 6：采用新工艺制造的隧道 FET 的传输特性

研究人员的目标是实现更高性能的隧道晶体管，并用它们取代大规模传感器网络的节能器件。