米乐m6官方网站[所长：吉川博之]（以下简称“AIST”）电子研究部[部门主任：伊藤润二]开发了一种使用两个独立栅极进行四端驱动操作的器件技术，预计将用作下一代晶体管双栅极MOSFET成功实现了它免费阈值电压我们系统地演示了独特的四端驱动功能，例如栅极长度为 80 纳米（1 纳米：十亿分之一米）的亚 01 微米器件的可控性。这一成果将有助于实现灵活、动态地执行最佳功率控制和运行速度控制的创新LSI。
○在终极 MOSFET 中安装新功能
双栅极MOSFET（1984年由原工业科学技术机构电子技术研究所（现AIST）提出，最初名为XMOS）的漏电流比普通单栅极MOSFET低短通道效应的增加，它有望成为能够克服小型化限制的下一代晶体管。然而，在传统的双栅极MOSFET中，两个栅极只能连接到相同的电压，并且只能进行三端操作。为此，我们现已成功开发出双栅极 MOSFET，通过独立分离两个栅极，可以驱动四个端子。使其成为四端所获得的最显着的新功能是，除了两个栅极之一执行开关操作外，阈值电压还可以由另一个栅极自由控制。这意味着晶体管的工作速度可以得到最佳控制，并且实际上可以消除待机期间漏电流造成的功率损耗。换句话说，这项技术的发展可以说为在不牺牲运行速度的情况下实现最佳功率控制的超低功耗VLSI的实际应用铺平了道路。此外，4端子驱动型双栅极MOSFET可以看作是具有运算功能的MOSFET，可以独立地进行两个输入，并且由于单个元件可以用作电路，因此可以显着减少集成电路元件的数量。这些四端驱动功能在传统 MOSFET 中是不存在的，预计将带来晶体管的重大创新。
○开发高通用性4端子驱动双栅极技术
这项技术突破是开发了一种利用与当前半导体技术高度兼容的微加工技术制造能够驱动四个端子的隔离双栅极的技术。为了制造直立鳍状超薄硅（Si）沟道，我们通过使用AIST开发的Si晶面的晶面各向异性湿法蚀刻，成功地创建了理想的矩形横截面。使用微化学机械抛光（CMP）技术形成两个独立的多晶硅栅极，从两侧夹住这个超薄鳍形沟道。此次开发的这些微细加工技术，包括晶面各向异性湿法刻蚀和微CMP技术，与当前的半导体技术兼容，可以很容易地投入实际应用。由于我们能够在传统的双栅极MOSFET上安装新功能，因此我们可以预期它会给硅集成电路带来重大创新。
○系统演示4端驱动型双栅极MOSFET独特且灵活的阈值电压可控性
在栅极长度为80 nm的原型4端子驱动型双栅极MOSFET中，晶体管的阈值电压V第可以自由改变。该功能是划时代的成果，既可以在高阈值下降低功耗，又可以在低阈值下提高速度。我们还使用硅鳍厚度为13 nm的原型器件证明，鳍型硅沟道越薄，阈值电压可控性和短沟道效应抑制特性越好。此外，在 4 端子驱动模式下，将两个栅极电压与偏移 V第时可以获得最大的短沟道效应抑制特性。
这一成果使得将有望成为下一代晶体管的双栅极MOSFET转换为四端子并扩展其创新功能成为可能。今后，我们计划致力于开发新的集成电路技术，以最佳地使用新开发的四端子驱动型双栅极MOSFET。
10259_10331国际电子器件会议)。顺便说一句，AIST 电子研究部门继去年之后在 IEDM 上宣布了一款新设备。此外，与这项研究相关的三项专利正在申请中。
支持IT世界的Si VLSI的惊人发展得益于其中使用的Si MOSFET的小型化。然而，在不久的将来，由于小型化，我们将面临严重的问题（红砖屏障红砖墙) 被调用）。为了克服后者的短沟道效应，即由于源极-漏极邻近造成的干扰，器件特性迅速恶化，双栅极MOSFET是最有效的器件结构，其中在两个栅极之间夹有薄沟道层以进行屏蔽。ITRS 半导体路线图识别另一方面，先前由于漏电流造成的功耗问题变得更加严重。 CPU芯片的功耗已经达到超过100W的水平，除非找到解决方案，否则无论器件制造技术取得多大进步，发热问题都将导致进一步的集成化变得不可能。
产业技术研究院开发的4端子驱动双栅极MOSFET技术是一项划时代的成果，突破了上述硅半导体技术所面临的所有障碍，可以说是实现可灵活地结合最佳功率和运行速度控制以及新功能的未来型集成电路的先驱。
(1) 开发出具有理想矩形截面的4端子驱动型双栅极MOSFET技术
[图1]显示了单栅极MOSFET（显示为侧栅极以进行比较）、突破小型化极限的传统（鳍式）双栅极MOSFET以及这次成功试制的4端子驱动型双栅极MOSFET。在单栅极MOSFET中，衬底上没有任何东西来分隔漏极和源极，因此随着小型化的进展，会发生干扰，使栅极效率降低，晶体管特性恶化。另一方面，双栅极MOSFET被认为是最适合小型化的MOSFET，因为双栅极可以阻挡漏极到源极的干扰，并且可以抑制短沟道效应。然而，传统的双栅极 MOSFET 有两个集成栅极，只能在三个端子下工作。相比之下，这次成功试制的四端子驱动型双栅极MOSFET具有两个独立的栅极，并且能够进行四端子操作。鳍状通道是使用AIST开发的晶面各向异性湿法蚀刻制造的。硅晶体碱性蚀刻液(238%TMAH(四甲基氢氧化铵))的蚀刻速率具有较强的各向异性，并且按照(100)、(110)和(111)面的顺序减小。利用这种各向异性，(110)SOI 晶圆上沿<112>方向排列）3N4/NSG)掩模来制造硅鳍片，如[图2](c)所示。硅鳍片的侧壁为(111)面，蚀刻速率极慢，因此可以高精度地形成高深宽比的精细鳍片型通道。通常用于制造Si-fin的干法蚀刻不可避免地会导致下垂的钟形横截面，从而导致阈值电压的变化，但由AIST开发的这项技术作为一种制造理想矩形横截面通道的方法而吸引了全世界的关注（在包括2003年器件研究会议（DRC）在内的众多国际会议上发表）。之后，氮化膜/氧化膜(Si3N4/NSG)掩模作为阻挡层，利用精细CMP（化学机械抛光）技术制造隔离栅，如图2（e）所示。 [图3]显示了原型四端子驱动型双栅极MOSFET的平面扫描电子显微镜(SEM)照片和横截面透射电子显微镜(TEM)照片。这是世界上首次成功制造出纳米尺寸的完美隔离双栅。换句话说，它就是研发最先进的鳍式双栅极MOSFET，并领先于世界其他地区展示了四端技术。
|
|
|
图 1 MOSFET 的演变。 (a)单栅极MOSFET、(b)传统(鳍式)双栅极MOSFET、(c)此次试制成功的4端子驱动双栅极MOSFET
|
 |
|
图2 4端子驱动型双栅极MOSFET的工艺流程。我们采用独特的晶面各向异性湿法蚀刻和精细CMP技术。
硅3N4/NSG：氮化硅/氧化膜，SOI：埋氧化膜上的硅层，RIE：反应离子蚀刻，TMAH：碱性选择性蚀刻溶液，CMP：化学机械抛光
|
 |
|
图 3：原型 4 端子驱动型双栅极 MOSFET 的 Si 鳍沟道的 (a) 平面 SEM 照片和 (b) 横截面 TEM 照片。它显示出理想的矩形翅片通道横截面和完美的隔离双栅极。
|
(2) 4端子驱动型双栅极MOSFET的独特功能演示
[图4]显示了超薄Si-fin厚度13 nm、栅极长度160 nm的n沟道4端子驱动型双栅极MOSFET的阈值电压V第显示控制特性。 V第控制栅极电压Vg2, Vg1第控制在正方向，原来是V第是负值＊Vg2=-06V已经有正值并且正在运行。正如该实验结果清楚地表明的那样，V第还系统地阐明了Si-fin厚度越薄，可控性和短沟道效应抑制功能越好。 [图5]是4端子驱动型双栅极MOSFET的Vg2第和亚阈值斜率（S 坡度)，显示了实验值和模拟值（Si-fin 厚度为 43 nm，栅极长度为 80 nm），并且实验值和计算值非常吻合。 V第然而，如图6所示，即使在4端子驱动型双栅极MOSFET中，Vg2带偏移量，Vg1，Vg2在跟踪模式下运行，V第g1=Vg2)可以具有同样优异的值。在[图4]所示的Si-fin厚度为13 nm的原型器件中，相同的-1Vg2偏移，043V V第它表现出更好的特性，包括正位移和 60 mV/位的 S 斜率，这是理论极限。
如图6的示例所示，4端子驱动型双栅极MOSFET具有两个独立的栅极，因此可以实现包括传统双栅极MOSFET在内的3端子驱动MOSFET无法实现的新功能。换句话说，已经实现了更先进的MOS器件，不仅通过阈值控制提供功率和速度的最佳控制，而且还允许元件本身执行开关功能之外的多种功能。
*n 用于原型设备+由于是多晶硅栅极，原始阈值电压(Vg1=Vg2) 是负值。通过选择栅电极材料可以使其为正值。
|
|
|
图 4 硅鳍片厚度为 13 nm、栅极长度为 160 nm 的原型 4 端子驱动双栅极 MOSFET 的阈值电压控制特性。
(a) 漏极电流的对数图，(b) 漏极电流的线性图。 V第控制电压Vg2表明阈值电压（漏极电流上升时的栅极电压）可以自由控制。
|
 |
|
图5V 4端子驱动型双栅极MOSFET第控制电压Vg2的函数第和亚阈值斜率（S 斜率）。硅鳍厚度 = 43nm，栅极长度 = 80nm。原型装置的实验值和仿真结果显示出良好的一致性。
|
 |
 |
|
图 6 原型 80nm 栅极长度 4 端子驱动型双栅极 MOSFET，3 端子驱动模式 (Vg2=Vg1) 和 4 端子驱动模式 (Vg2=Vg1-1V) 时的电流-电压特性。 4端子驱动模式同时实现阈值电压控制（正移）和短沟道效应抑制（上升特性（S斜率）与3端子驱动模式等效）。
|
这一结果使得将有望成为下一代晶体管的双栅极MOSFET转换为四个端子成为可能，从而可以进一步扩展其功能。它有望成为创新LSI的关键器件，通过最佳阈值控制和动态控制实现节能和高速。未来，我们的目标是通过优化使用这种先进的 MOS 器件来创建创新的 4 端驱动双栅极 MOS 集成电路技术。