米乐m6官方网站【理事长中钵良二】（以下简称“AIST”）自旋电子学研究中心【研究中心主任汤浅真司】金属自旋电子学团队药师寺庆研究组组长是下一代存储器件自旋扭矩可写磁性随机存取存储器（STT-MRAM）垂直磁化隧道磁阻（TMR）元件的内存稳定性已提高到之前值的两倍。
垂直磁化TMR元件由存储信息的“存储层”和作为确定存储层信息的标准的“参考层”组成，并且存储层要求具有不丢失存储信息的鲁棒性（存储稳定性）。新开发的垂直磁化TMR元件采用由铱层和极薄钴层组成的界面结构作为存储层的一部分，从而将存储稳定性提高两倍于传统方法。为了取代传统的半导体存储器（DRAM），需要20纳米（nm）或更小的元件尺寸，这一结果有望实现元件尺寸为19纳米的超高集成STT-MRAM，有望应用于数据存储和移动设备等产品。
这个结果很快就会公布应用物理快车
 |
存储层稳定性与可制造的垂直磁化TMR元件尺寸之间的相关图
新开发的存储层的存储层稳定性指数是之前模型的两倍，从而可以实现19纳米的尺寸。 |
基于TMR元件的STT-MRAM具有非易失性、高速、高重写耐久性等特点。特别是由于非易失性无需电力来维持存储器，因此作为新一代节能通用存储器而备受关注。目前，基于垂直磁化TMR元件的STT-MRAM的巨大潜力已在国内外得到广泛展示，目前正在进行技术开发以实现器件应用。设想的设备是利用非易失性并与存储相结合的外围存储器，以及超越传统半导体存储器（DRAM）的大容量主存储器。然而，在STT-MRAM中，元件尺寸越小，确保存储器稳定性就越困难。目前在日本和海外主流的垂直磁化TMR元件的结构和材料表明，存储稳定性在30 nm尺寸处达到平台，因此很难实现取代DRAM所需的20 nm或更小的尺寸。
AIST正在研发高性能垂直磁化TMR元件，这是实现大容量STT-MRAM的核心技术。 2008年，我们与东芝公司等合作，成功生产出世界上第一个基于垂直磁化TMR元件的原型STT-MRAM，从此在国内外STT-MRAM开发领域处于领先地位。目前，我们正在积极开发STT-MRAM作为DRAM的替代品，它已将存储元件的尺寸缩小到约30 nm，对应用产生很大影响。然而，就目前主流垂直磁化TMR元件的结构和材料而言，存储稳定性在30 nm尺寸时达到了稳定水平。因此，我们决定继续研究和开发，使用新的结构和材料来提高存储稳定性。
这项研究开发得到了日本科学技术振兴机构国家研究开发机构战略性创意研究推进项目（PRESTO）“新材料科学与元素战略”（研究主管：细野英夫）的支持，研究课题“通过单原子层设计开发稀有金属非超高磁各向异性薄膜”（研究代表：药师寺圭）。
这次，我们在存储层中引入了铱薄膜和极薄的钴薄膜。迄今为止，存在的问题是当铱薄膜和钴薄膜重叠时，它们往往会混合在一起。通过开发改进薄膜沉积条件的薄膜沉积技术，我们能够在原子水平上抑制混合并形成极其尖锐的界面。图1显示了实际形成的薄膜结构的电子显微镜图像。铱薄膜上形成的钴薄膜厚度仅为1纳米。
 |
| 图1 铱薄膜和其上形成的超薄钴薄膜的横截面的电子显微镜图像 |
图2显示了我们开发的垂直磁化TMR元件的整体薄膜结构。在元件的底部形成具有尖锐界面的铱薄膜和超薄钴薄膜，并将各薄膜层压在其顶部。存储层由钴（Co）、钨（W）和铁硼（Fe-B）三层（黄色圆圈）组成，这个集成的存储层最终充当STT-MRAM的一个存储器。当使用传统垂直磁化TMR元件中未使用过的材料和结构时，例如本研究中使用的铱薄膜和超薄钴薄膜，需要在不失去传统垂直磁化TMR元件的各种特性的情况下添加新的性能。我们在当前器件中关注了这一点，如图2所示，我们在钴薄膜顶部插入钨，以实现与传统垂直磁化TMR器件相当的低磁化率。元件电阻 (RA) 值高磁阻 (MR) 比率内存稳定性由存储层的体积决定各向异性能量''的乘积决定。在该器件中，通过将各向异性能量增加到传统器件的大约两倍，我们在不改变存储层体积的情况下将存储稳定性提高了一倍。这一特性可以实现19 nm尺寸的STT-MRAM。另外，元件尺寸必须为 20 nm 或更小低元件电阻这些努力预计将显着加速大容量STT-MRAM的实际开发。
 |
| 图2新开发的垂直磁化TMR元件截面结构示意图 |
此次开发的成膜技术可应用于其他材料和晶体取向的垂直磁化薄膜层，具有广泛的潜在应用前景。未来，基于该技术，我们将努力实现更高的存储稳定性（增加“存储层稳定性与可制造的垂直磁化TMR元件尺寸的相关图”纵轴上的数字），并致力于建立大容量STT-MRAM的量产技术。