公告/发布日期:2025/11/05

米乐m6官方网站 专有开发共享工艺,能够制作尖端结构晶体管的原型

-300mm晶圆共享中试线实现新设备、新材料的技术验证-

积分

  • 利用独特技术建设日本第一条尖端半导体制造设备共享中试线
  • 可共享的工艺使尖端逻辑半导体中使用的环栅 (GAA) 晶体管原型成为可能
  • 向国内企业、大学等提供共享中试线,支持前沿技术开发

概览图

兼容GAA结构晶体管原型的中试线构建概述图


摘要

米乐m6官方网站先进半导体研究中心(以下简称“AIST”)在 NEDO(新能源和产业技术综合开发组织)资助项目下,通过与国内 3 家半导体制造设备制造商(东京电子株式会社、SCREEN Semiconductor Solutions Ltd 和佳能株式会社)的联合研究,进行尖端研究。逻辑半导体具有全能栅极(GAA)结构的晶体管基于独特的技术实现,可以被公司等共享试点线日本首次。该试验线的一大特点是,它是日本唯一的共享试验线,允许半导体器件和材料制造商在 300 mm 硅片上制作尖端晶体管结构原型并验证技术。换句话说,通过将国内半导体制造设备制造商和相关材料制造商自行开发的设备和材料应用到一系列制造工艺中,可以验证其对尖端晶体管制造工艺的适用性。通过深入研究与尖端半导体器件相关的半导体基础科学,并通过结合新结构和新功能材料创造下一代半导体技术,我们将加速国内半导体相关公司和大学的研究和开发。这将有助于增强海外份额特别大的国内半导体制造设备制造商和半导体材料制造商的国际竞争力,并培养年轻的人力资源。

该结果的详细信息将于 2025 年 11 月 14 日在 AIST 先进半导体研究中心(Fuji Soft Akiba Plaza Akiba Hall)举行的第二次公开研讨会上公布。


社会背景

人工智能技术不断变得更加复杂,对尖端逻辑半导体性能提高的需求持续存在。为了满足这种需求,构成集成电路的晶体管变得越来越小、集成度越来越高。逻辑半导体芯片用晶体​​管是先进半导体中的主流结构翅片式结构,多级超薄硅通道(硅纳米片)正在向封装在栅极中的GAA结构过渡,海外半导体制造商也开始认真地将其融入到他们的产品中。实现具有如此复杂的三维结构的晶体管需要比以往更先进的工艺技术。日本半导体制造设备制造商和半导体材料制造商具有较高的国际竞争力,在尖端半导体供应链中发挥着重要作用。然而,由于资本投资的负担和晶体管制造工艺的复杂性,单个公司制作晶体管原型并验证内部开发的技术变得极其困难。此外,由于目前量产的尖端半导体是采用300mm晶圆的制造工艺制造的,因此实用化的工艺技术必须在可处理300mm晶圆的原型设备中进行开发和测试。到目前为止,日本还没有能够测试此类原型机的设备,而在使用海外组织的原型设备时,海外组织别无选择,只能涉及知识产权等敏感信息,包括专有技术。

 

发展历史

AIST先进半导体研究中心正在进行先进半导体前端技术(更多摩尔技术)的研究(2021-2025财年,实施机构:东京电子株式会社、SCREEN Semiconductor Solutions Inc、佳能株式会社)我们正在推动“先进3D结构逻辑半导体器件的制造和工艺技术的开发以及用于验证的中试生产线的建立”。公司可以利用这个项目AIST 超级洁净室引进了 16 种最先进的新设备

 

研究内容

我们根据AIST设计的性能规格,在AIST超级洁净室的300毫米试验线上新引入了尖端半导体制造设备,开发了每种设备的工艺配方,并建立了GAA结构晶体管原型生产所需的基本工艺。具体来说,形成多级硅纳米片硅/硅锗晶体薄膜沉积技术,选择性刻蚀硅锗层仅留下硅纳米片层的技术,在硅纳米片周围沉积栅极绝缘膜和栅极金属电极的成膜技术,精确调节栅极绝缘膜厚度和金属膜厚度以控制晶体管的阈值电压原子层沉积 (ALD)技术至关重要,我们在 AIST 超级洁净室中新开发了这些工艺(图 1)。所有基本工艺都是与共同实施NEDO项目的三个半导体制造设备制造商单独合作开发的,特别是形成GAA结构晶体管的主要工艺。硅/硅锗蚀刻工艺高介电常数栅极绝缘膜·金属栅电极结构的形成工艺是与各公司密切合作开发的,包括向AIST派遣人力资源。开发的工艺以可用作工艺模块的形式排列,所有工艺均由AIST适当管理,允许使用中试线的公司不受限制地制作尖端晶体管结构的原型并测试技术。此外,这条中试线不仅能够制作GAA结构晶体管的原型,还能够演示利用工艺模块的其他原型,例如构成晶体管基础的Fin型晶体管。

图1

图 1 尖端晶体管结构原型制作所需的元件工艺开发

我们整合了GAA结构晶体管原型生产所需的基本工艺,执行了一系列制造工艺,制作了原型,并确认了其操作(图2)。栅电极的截面电子显微镜照片显示硅纳米片被栅极绝缘膜和栅电极包围,跨越源极、沟道和漏极的截面电子显微镜照片显示硅纳米片与源极和漏极正确连接。此外,通过评估电气特性,我们确认了通过施加栅极电压来控制漏极电流的通断,获得了正常的电流-电压特性。

上述成果是通过 NEDO 资助项目“加强 5G 后信息和通信系统基础设施的研究与开发项目”(JPNP20017) 获得的。

图2

图2 原型GAA结构晶体管的形状和电气特性示例

涟漪效应

基于AIST制定的标准晶体管原型制作条件,国内企业和大学将开发自己的工艺技术并在这条中试线上进行原型制作,从而可以使用自己的工艺评估尖端晶体管结构的性能(示意图)。例如,半导体制造设备制造商可以使用目前正在内部开发的工艺设备来执行一系列晶体管制造工艺的一部分,半导体相关材料制造商可以将内部开发的材料应用于一系列晶体管制造工艺的一部分,以验证尖端晶体管制造工艺的适用性。除了提供原型工艺外,这条中试线还可以提供原型晶体管的电气评估以及过程中的各种物理分析方法。当国内公司使用海外组织的原型设备时,海外组织和公司被迫参与国内公司的专有技术和知识产权。在 AIST,到目前为止“先进半导体制造技术联盟”成立,该联盟制定了处理共享知识产权的规则,例如与中试线使用相关的专有技术。已有五家公司加入该联盟以使用该生产线,这些国内公司和大学将能够利用该试验线在国内进行敏感技术的研发。联合实施该项目的三个设备制造商的中试线的使用已经开始。此外,使用中试线的企业和大学的研究人员和工程师将在AIST超级洁净室工作,这将促进涉及尖端半导体制造技术的年轻人力资源的发展。

全球半导体行业市场持续大幅增长,半导体制造设备预计2024年将达到1169亿美元,比上年增长105%,半导体材料预计2024年将达到675亿美元,比上年增长38%。经济产业省的“半导体/数字产业战略”明确了加强尖端半导体制造设备和材料供应链的政策,该试点线将对保持和增强国内半导体制造设备制造商(全球市场份额约30%)和国内半导体材料制造商(全球市场份额约50%)的国际竞争力发挥重要作用。

 

未来计划

未来我们将栅电极的尺寸小型化,实现n沟道和p沟道晶体管CMOS转换等,并创造有助于提高晶体管性能和可靠性以及降低功耗的技术。我们还将推动与使用300毫米中试线的企业的联合研究,并促进这一成果的传播。此外,我们的目标是扩展该平台,以实现采用新结构和材料的下一代设备的原型设计、高频模拟元件的开发以及配备新材料通道和多功能设备的电路的原型设计。


术语表

逻辑半导体
集成电路用的半导体器件主要分为“逻辑运算”和“存储器应用”。计算半导体元件安装在智能手机、计算机和服务器中,发挥控制电子设备和处理数据的作用。[返回来源]
环栅(GAA)结构晶体管
晶体管结构之一。通过用栅电极覆盖沟道(电流流动的部分)的所有四个侧面(上、下、左、右),这种结构允许晶体管高速工作,同时在小型化时抑制漏电流。从 2 nm 代开始,它将被正式引入尖端集成电路,以随着晶体管变得更小而实现更高的性能和更低的功耗。[返回来源]
先进逻辑半导体晶体管结构变化图
先进逻辑半导体中晶体管结构的变化
试验线
一条小规模生产线,用于在批量生产之前测试新材料和生产方法。尖端半导体需要一条生产线来处理 300 mm 硅晶圆,AIST 正在建造一个可以处理 300 mm 晶圆的超级洁净室。[返回来源]
翅片式结构
直到十几年前,用于逻辑半导体的晶体管都是在硅衬底表面上具有沟道的平面结构,但随着小型化的进展,该结构转变为Fin型,其中通过垂直加工硅衬底形成的薄沟道夹在栅极(控制电流的部分)之间,这仍然是先进半导体的主流结构。[返回来源]
硅纳米片
一种控制晶体管电流开/关的沟道结构。用于GAA结构晶体管,一种加工成厚度为纳米的二维片的半导体。[返回来源]
硅/硅锗晶体薄膜沉积技术
在单晶硅基板上形成与底层晶体匹配的无缺陷晶体薄膜的技术。对于制造GAA结构晶体管来说,必须沉积最终用作GAA结构中的沟道的硅纳米片层和作为它们之间的牺牲层的硅锗层作为无缺陷的单晶薄膜。[返回参考源]
原子层沉积 (ALD)
一种成膜方法,其中对每个原子层重复源气体向目标结构的吸附和合成膜材料的化学反应。它对于制造GAA结构晶体管至关重要,因为它能够将膜厚度控制在1nm或更小,并且即使在像GAA结构这样的纳米片之间的间隙和侧壁中也可以均匀地形成薄膜。[返回来源]
硅/硅锗蚀刻工艺
对于具有三维立体结构的GAA结构晶体管来说,提高限定形状的蚀刻工艺的复杂程度极其重要。在从硅/硅锗堆叠膜垂直于鳍结构进行加工的工艺中,在深度方向上去除硅锗层的各向异性是重要的。另一方面,在从硅/硅锗堆叠鳍中去除硅锗层的工艺中,能够从鳍的侧壁方向进行蚀刻的各向同性和仅去除硅锗的材料选择性是重要的。[返回参考源]
高介电常数栅极绝缘膜
通过提高栅极绝缘膜的介电常数来提高性能的技术,相当于减小膜厚。随着技术的进步,晶体管栅极绝缘膜需要变得更薄,这一技术是在上一代平面晶体管中引入的。在最先进的GAA类型中,即使在纳米片之间的间隙中也必须均匀地沉积这种栅极绝缘膜,并且使用原子层沉积(ALD)技术来沉积它。[返回参考源]
先进半导体制造技术联盟
AIST 于 2020 年成立的财团,目的是使该试验线顺利运行并传播所开发的技术。该联盟制定了可在中试线中使用的专有技术等共享知识产权的处理规则,企业、大学等可以通过加入联盟来利用中试线。https://unitaistgojp/cpo-eleman2022/ASMA/)。[返回来源]
半导体/数字产业战略
经济产业省编制的支持半导体、数据产业等数字产业的政策指南。它还指定加强半导体制造设备和材料产业的供应链。
来源:https://wwwmetigojp/policy/mono_info_service/joho/conference/semiconductors_and_digitalpdf [PDF:235MB] [返回来源]
CMOS
互补金属氧化物半导体,一种结合了 p 型和 n 型器件的电子电路。当一个打开时,另一个关闭,这是一种互补操作。它具有功耗低、电路配置简单等诸多优点。[返回参考源]


联系我们

查询表