米乐(中国)官方网站 搭载多个AI加速器的演示芯片“AI-One”已确认运行

NEDO 正在开展“加速 AI 芯片开发的创新促进项目”，并与米乐m6官方网站和东京大学合作，在东京大学浅野校区（东京都文京区）设立的“AI 芯片设计中心”建立用于 AI 芯片的 AI 加速器开发的评估平台，以促进最终使用的面向边缘的 AI 芯片的设计网络。我们现在已经通过在同一芯片上安装六种不同规格的AI加速器来评估该评估平台的演示芯片原型芯片“AI-One”，并确认其以设计频率运行。

通过使用该评估平台，开发AI芯片的中小企业和风险投资公司可以创建配备各公司设计的AI加速器的伪AI芯片，从而可以在短时间内（与传统技术相比减少45%以下）以低成本进行设计和评估。

在快速发展的物联网社会中，人工智能 (AI) 技术作为从现实世界的大数据中为人们的生活创造新价值的关键而受到关注。另一方面，随着小型化接近物理极限、能源消耗不断增加，作为人工智能技术基础的半导体集成电路的发展面临着极大的挑战。为了解决这个问题，必须开发能够高效运行人工智能并节省能源的半导体集成电路和器件（人工智能芯片），而开发人工智能芯片的竞争正在全球范围内加剧。

在日本，许多中小企业和风险投资公司正在兴起，并自愿开发人工智能芯片。然而，人工智能芯片的开发需要先进的半导体设计技术，以及昂贵的电路设计工具和验证设备，这是中小企业和风险投资公司将想法转化为芯片的主要障碍。

このような背景のもと、NEDO（国家研究开発法人新エネルギー·产业技术総合开発机构）は、「加速AI芯片研发创新推进工程^※1''，与米乐m6官方网站（AIST）和东京大学（University of Tokyo）合作，AI芯片设计中心（https://wwwai-chip-design-centerorg/) 的成立是为了开发半导体设计和电路设计所需的共同基础技术EDA 工具^※2，标准IP核^※3等

作为其中的一部分，该人工智能芯片设计中心将开发由中小企业、风险投资公司等开发的独特引擎来执行算法人工智能加速器^※4对于评估平台^※5的建设^※6正在进行中。为了在真实环境中评估AI加速器，需要有AI加速器和标准系统电路SoC^※7，需要开发一个所谓的AI芯片，并用它来进行系统层面的评估，这需要大量的成本和时间。因此，在这个评估平台中，我们开发标准系统电路、验证电路、测试电路、评估板等作为共性基础技术，并将这些共性技术作为AI加速器的评估平台提供给中小企业和风险投资公司。通过这样做，我们的目标是使每个公司能够在短时间内开发出自己的配备人工智能加速器的芯片，并在系统级别对其进行评估。

为了演示这个评估平台，与中小企业和风险投资公司的合作^※8CMOS^※9我们使用 28nm 工艺设计了一款演示芯片 (AI-One)，完成了由外部制造公司原型制作的实际芯片的组装，并将其安装在评估板上，并开始使用该评估板评估芯片。目前，我们的各个合作伙伴公司都已经开始评估自己的人工智能加速器，到目前为止我们已经确认所有六种类型都按照设计频率运行。

AI芯片设计中心将在2022年3月25日举办的第33届AI芯片设计中心论坛上展示AI-One芯片实机和评估板，并介绍AI加速器的评估结果。 AIチップ设计拠点foォーラムの详细については、下记をご参照ください。

为了评估该评估平台的演示芯片AI-One，我们将AI-One安装在为此评估准备的专用评估板上，类似于通常用于检查SoC运行情况的方法。据此，我们对SoC进行了以下基本操作评估，这是确认中小企业和风险企业AI加速器性能之前所必需的，并确认AI-One按设计运行（图2）。

各合作公司将使用本项目中设计并原型制作的演示芯片AI-One，对设计阶段估算的各AI加速器的功耗和性能进行对比评估，并进行更详细的评估。 NEDO、AIST 和东京大学将利用该评估的反馈来建立一个更易于使用的边缘 AI 芯片评估平台。该评估平台的建立使得可以将AI加速器以外的组件作为通用部件提供，减少整体芯片设计和时间，使得在短时间内（与常规产品相比不到45%）和低成本开发AI芯片成为可能。

此外，在这个AI芯片设计中心，我们将继续进行AI芯片设计相关的共性平台技术的开发，打造更加易用的AI芯片设计环境。通过这些努力，我们将建立人工智能芯片设计基地，支持日本中小企业和风险投资公司开发人工智能芯片。

※1AIチップ开発加速のためのイノベーション推进事业

项目名称：加速AI芯片研发创新促进项目/开发共性平台技术，加速AI芯片研发
实施期限：2018 年至 2022 年
业务概览：https://wwwnedogojp/activities/ZZJP_100142html [返回来源]

※2 EDA工具

EDA 代表电子设计自动化。自动化、支持和协助半导体集成电路等电路设计的软件。[返回来源]

※3 IP核

IP 代表知识产权。指构成半导体集成电路的部分电路信息，特别是按功能组织的信息。[返回来源]

※4 AI加速器

执行为 AI 应用（尤其是机器学习，例如神经网络）开发的算法的引擎（功能单元）。[返回来源]

※5评估平台

它是（1）半导体芯片设计方法，（2）适合芯片预期用途的标准系统电路，以及（3）使用与规范中定义的半导体制造条件相匹配的设计工具的方法的组合。这次，我们结合使用28nm工艺制造条件和标准系统电路来设计边缘AI半导体芯片的方法。[返回参考源]

※6AIakuserareta向け评価プラttofoォームの构筑

参考：NEDO 新闻发布 2021 年 5 月 10 日“完成配备多个 AI 加速器的评估芯片的设计并开始原型设计”https://wwwnedogojp/news/press/AA5_101427html [返回来源]

※7 SoC

片上系统的缩写。使用设计方法制造的半导体芯片，该设计方法在单个半导体芯片上实现系统操作所需的许多或全部功能。[返回来源]

※8 与中小企业、风险投资公司的合作

本次活动得到了以下五家公司的合作。
Accel有限公司、数字媒体专业有限公司、Privatech有限公司、LeapMind有限公司、Logic Research有限公司[返回来源]

※9：CMOS

互补金属氧化物半导体是一种基本电路元件，其中p沟道和n沟道MOS晶体管相互互补连接。[返回来源]

※10 LPDDR4

LPDDR4 是一种低电压、低功耗内存标准，是低功耗 DDR（双倍数据速率）SDRAM 标准的衍生品，通常用作计算机中的主存储器 (RAM)。 [返回参考源]

※11 PCIe Gen3

PCIe Gen3 是第三代 (Generation 3) PCI Express 标准，用于计算机主体与外围设备之间的连接。 PCI 是 PCI-SIG 的注册商标。[返回来源]

※12协议

协议是一种标准，规定了预定的程序和规则、信号的电气规则、发送和接收通信的程序等，以便信号、数据和信息可以毫无问题地相互传输。[返回来源]

※13 QSPI

QSPI是Quad Serial Peripheral Interface的缩写，是一种访问串行存储器的通信功能。[返回来源]

※14DFT

DFT是Design For Testability（测试）的缩写，是一种便于执行LSI测试的电路设计方法。[返回来源]

※15ⅢPLL

PLL是锁相环的缩写，是一种基于输入周期信号进行反馈控制并从另一个振荡器输出相位同步信号的电子电路。[返回来源]