国立先进产业技术研究所[所长：中钵良二]（以下简称“AIST”）先进电力电子研究中心[研究中心主任：奥村一]SiC器件工艺组研究组组长原田信介等人与富士电机株式会社、住友电气工业株式会社、丰田汽车株式会社、东芝株式会社、三菱电机株式会社进行了联合研究碳化硅 (SiC)使用半导体的12 kV耐压等级垂直超级结 (SJ) MOSFET，世界上最小的SiC晶体管导通电阻。所开发的 SJ-MOSFET 还具有对实际使用很重要的高温特性。动态特性
由重复的n型和p型柱组成的SJ结构已被证明可以有效降低硅（Si）晶体管的导通电阻，但由于SJ结构的制造困难，其在SiC晶体管中的应用尚未取得进展。这次，通过应用AIST专有的SiC晶体管制造技术，我们能够形成窄间距和良好控制的SJ结构。这导致 SJ 结构具有窄间距和低导通电阻。沟槽栅极 MOSFET实现了这一点，并显着降低了12kV级SiC-MOSFET的导通电阻。预计SiC将为未来应用SiC的电动汽车动力系统的进一步小型化和更高效率以及新动力系统的创建做出贡献。
此结果的详细信息将于美国旧金山举行的 IEDM 2018 国际会议上公布 (IEEE 国际电子器件会议) 2018 年 12 月 3 日（美国太平洋标准时间）。
 |
| 这次开发了两种类型的SiC沟槽栅极型SJ-MOSFET |
为了促进能源的有效利用，实现低碳社会，需要推进负责功率转换（DC/AC转换和电压转换）和控制的电力电子技术，大幅提高电力电子设备的效率、尺寸、重量和功能。这些很大程度上取决于功率半导体器件（功率器件）的性能，但现有的硅功率器件正在接近硅物理特性决定的理论极限。
SiC有望成为下一代功率器件的有前途的材料，因为它具有有利于使功率器件变得更小、更高效的物理特性。近年来，搭载SiC功率器件的设备已开始投入实用，研究阶段正转向开发下一代功率器件结构，旨在进一步提高性能。
AIST将电力电子定位为开放创新中心TIA的战略研究领域之一，建立了SiC功率器件的量产原型线，并启动了民间联合研究组织筑波电力电子星座（TPEC），以促进SiC功率器件量产原型技术开发的联合研究。迄今为止，正在与富士电机株式会社共同研究。平面栅极型MOSFETIE-MOSFET和沟槽栅 MOSFETIE-UMOSFET并展示了量产原型。我们与住友电气工业株式会社共同研究，开发了住友电气工业株式会社开发的沟槽栅极 MOSFET。VMOSFET的量产原型
这次，我们与富士电机株式会社、住友电气工业株式会社、丰田汽车公司、东芝公司和三菱电机公司合作开发了沟槽栅极型 SJ-MOSFET，旨在实现 12 kV 电压等级器件的超低导通电阻，这些器件预计将用于混合动力电动汽车/电动汽车的电源转换系统。
图1显示了各种SiC-MOSFET的横截面结构。平面栅极MOSFET的导通电阻主要是由栅极氧化膜与半导体之间的界面（MOS界面）缺陷引起的大沟道电阻，人们一直致力于缩小单元间距并增加沟道密度的结构设计以及减少MOS界面缺陷的工艺开发。近年来，沟槽栅极MOSFET已实现并实现了低导通电阻。根据Si功率器件的经验，预计在漂移层中使用SJ结构作为击穿电压保持层，将有效进一步降低导通电阻。
在SJ结构中，漂移层由n型和p型柱组成，通过如图2所示缩小节距，可以将电阻降低到由SiC或氮化镓(GaN)制成的垂直器件的理论极限以下。特别是在12 kV击穿电压等级中，间距为几微米的SJ结构提供的电阻低于垂直器件的理论极限。然而，SiC 极其坚硬，无法像 Si 那样容易加工，因此难以制造窄间距 SJ 结构。 AIST 拥有通过开发 IE-MOSFET 获得的专业知识，IE-MOSFET 是一种结合了离子注入和外延生长的独特 SiC 晶体管结构。这次，我们将通过重复n型外延生长和p型离子注入来堆叠柱子多重外延法，我们能够形成高精度的窄间距SJ结构。图3显示了所制造的沟槽栅极型SJ-MOSFET（SJ-UMOSFET）的横截面照片。可以看出，由八层多层膜制成的p型柱垂直形成，没有任何水平偏差，因此它连接到MOSFET的p型区域。
 |
| 图1 立式SiC MOSFET结构类型（红圈MOSFET为新开发的SJ-MOSFET） |
 |
| 图2 传统SiC和GaN垂直器件（虚线）和不同间距SiC垂直SJ器件的耐压与导通电阻的理论极限线（实线） |
 |
| 图3新开发的沟槽栅极型SJ-MOSFET（SJ-UMOSFET）的横截面照片 |
接下来，我们将新开发的SJ结构MOSFET与现有的沟槽栅极MOSFET相结合，并在假设实际使用的情况下进行了各种评估，并验证了12 kV耐压级沟槽栅极SJ-MOSFET商业化的可能性。
首先，我们评估了一种量产MOSFET的高温特性和动态特性，该MOSFET旨在在4英寸晶圆的整个表面上实现12 kV击穿电压等级（耐压1400 V或更高）。比较IE-UMOSFET在室温和175℃下有无SJ结构的导通电阻，室温下相差07 mΩcm2，175℃无SJ结构时为6mΩcm2与 SJ 结构的 38 mΩcm2（图4左）。该结果表明，即使当SJ-UMOSFET以高输出工作时，由于自发热导致的导通电阻的增加也很小。此外，当电机等负载因事故而短路时，负载短路耐受能力（表示设备在通电状态下因施加高电压而被破坏所需的时间）无论有无SJ结构，几乎都是相同的，并且没有观察到由于SJ结构而导致安全性下降（图4右）。
接下来，我们验证了SJ结构的导通电阻降低效果。图 5 显示了所制造的 SJ-VMOSFET 的横截面结构和导通电阻击穿。 VMOSFET是一种沟道栅MOSFET，由于沟道形成在(0-33-8)晶面上，MOS界面缺陷很少，因此具有高沟道迁移率。这次，可以制造窄间距的SJ结构，因此无需增加MOSFET单元间距来匹配SJ结构，从而可以优化低导通电阻。由于窄间距 SJ 结构和低导通电阻 MOSFET 的共同作用，耐压 1170 V 时导通电阻为 063 mΩcm2，实现了世界上最低的导通电阻。
如上所述，已经清楚，将SJ结构应用于SiC-MOSFET在击穿电压相对较低的12 kV击穿电压等级中是有效的。
 |
| 图 4 SJ-UMOSFET 和不带 SJ 的 UMOSFET (IE-UMOSFET) 的导通电阻（左）和负载短路耐受能力（右）的温度依赖性 |
 |
| 图5 新开发的SJ-VMOSFET的截面结构和导通电阻击穿 |
未来，我们将着眼于向企业进行技术转让，进一步加强企业之间的合作，推进SJ结构的设计和制造工艺，并根据实际使用情况提高可靠性和耐用性等设备特性。