作为日本内阁府科学技术革新审议会领导的创新研究开发推进计划（ImPACT）[项目负责人：佐桥正史]、东芝公司研究开发中心研究主任藤田忍[主任：堀修]和米乐m6官方网站[理事长：中钵亮司]（以下简称“AIST”）自旋电子学研究中心[研究中心主任 真司]的一部分Yuasa]Takayuki Nozaki等人领导的研究小组是一种电压驱动的非易失性磁存储器``电压扭矩MRAM」（注1）的写入错误率（注2）
本研发团队一直使用高速脉冲电压磁化反转(注3)可控制磁性隧道结器件（MTJ器件）（注4）并致力于实现一种新的电压驱动磁存储器“电压扭矩MRAM”。电压扭矩MRAM使用传统的电流驱动磁存储器（STT-MRAM（注5）)有望大幅降低驱动功率，但降低写入错误率是商业化的一个重要问题。这次，我们开发了一种方法，通过在写入期间施加的脉冲之前和之后施加与写入脉冲极性相反的脉冲电压，抑制由于热波动引起的写入失败的发生，并降低写入错误率，并开发了一种新的写入电路来实现这一点。凭借这一成就，处理器末级缓存（注6）将会增加，并且处理器将具有更高的性能和更低的功耗。
该结果的详细信息将于 2016 年 12 月 7 日在美国旧金山举行的国际电子器件会议（IEDM：12 月 3-7 日）上公布。此外，这项研究的结果将发表在《IEDM 2016 技术文摘》上，计划于美国东部时间下午 1:30 出版。 2016 年 12 月 3 日（太平洋标准时间 (PST)）。
这一结果是通过以下计划和研发任务获得的。
内阁办公室创新研究与开发促进计划 (ImPACT)
项目经理：佐桥正史
研发计划：实现无需充电即可长期使用的终极生态IT设备
研发主题：电压驱动MRAM的电路设计
研发经理：Shinobu Fujita（东芝公司研发中心研究经理）
研究期间：2016年至2018年
研发主题：电压驱动MRAM新材料元件的开发
研发经理：野崎贵之（米乐m6官方网站自旋电子学研究中心电压自旋电子学组研究组组长）
研究期间：2016年至2018年
研发问题：电压驱动MRAM工艺技术和存储器阵列的开发
研发经理：汤浅真司（产业技术综合研究所自旋电子学研究中心、研究中心主任）
研究期间：2016年至2018年
在这个研发项目中，我们致力于存储器操作的演示、电压控制电路的开发以及实现电压驱动MRAM的材料和工艺技术的开发。
ImPACT“实现无需充电即可长时间使用的终极生态IT设备”，旨在实现超低功耗和高存储密度的终极非易失性存储器，正在致力于研究和开发“电压驱动MRAM”，这是一种采用电压写入方法的非易失性磁存储器。这次，东芝公司和AIST的研发团队基于电压-扭矩MRAM的物理原理和实现它的电路，开发了一种新的电压驱动写入方法。此外，使用新开发的“适用于电压驱动所需的高电阻MTJ元件的新型高速读出电路”，根据实际制造的存储元件的实际测量数据评估了电压-扭矩MRAM的性能。高级 CMOS（注7）的电路仿真进行了演示这项研发成果将对电压驱动MRAM这一终极节能存储器的实际应用产生巨大影响。
该成果将于2016年12月3日在美国旧金山举行的国际电子器件会议上作为技术发表，但我们希望以此研究开发成果为动力，通过产官学合作攻克实际应用中的课题，进一步加速市场拓展活动。
降低IT设备的功耗对于维护地球环境、丰富社会生活来说是极其重要的问题。在电子领域，不需要电力来保存信息的“非易失性”存储器作为实现这一目标的关键技术而备受关注。自旋电子学（注8）业界正在开发MRAM，一种利用磁体非易失性的非易失性磁存储器，有望成为唯一能够满足大容量、高速、高重复性要求的非易失性存储器。然而，目前的磁存储器是“电流驱动”类型，通过使电流流过磁性隧道结元件（MTJ元件）来写入信息（磁化反转），因此问题在于其在写入过程中比半导体存储器消耗更多的功率。为了从根本上解决这个问题，我们的研发团队在ImPACT项目“实现无需充电即可长期使用的终极生态IT设备（项目经理Masashi Sahashi）”中，致力于开发“电压驱动型”、写入时功耗极低的零待机功耗非易失性存储器MRAM“Voltage Torque MRAM”。
该研发团队迄今为止已对极薄的金属磁体薄膜施加电压，以找出容易发生磁化的方向（磁各向异性（注9）)（电压磁各向异性控制）的技术以及使用该技术的新磁化反转控制方法（2015 年 12 月 10 日 AIST 新闻稿参见“电压写入型非易失性存储器的稳定运行演示及写入错误率评估”）。电压扭矩MRAM在实际应用中尤为重要的是如何降低信息写入失败的概率（写入错误率）。在上面的新闻公告中，错误率为10-10～10-15的材料设计指南，目前正在开发符合 ImPACT 计划指南的材料。
另一方面，该研发团队开发了一种通过修改写入过程中脉冲电压的形状来人为改善材料特性来降低写入错误率的方法，并设计了实现此目的的电路。
图1为(a)传统方法和(b)新电压写入方法的示意图。在图1（a）中，当不施加电压时，磁化强度稳定向下（或向上），磁能较低，并且非易失性存储1位信息。当在此施加正电压脉冲时，磁各向异性立即变为零并且磁化强度开始旋转。如果恰好在磁化强度与初始状态相反的方向时关闭脉冲电压，则磁化强度将向上（或向下）反转，这是相反侧的稳定点，并且将写入信息。这是通过电压进行磁化反转（信息写入）的基本操作。这里，磁化方向由于磁化反转发生之前的初始状态（初始状态）和磁化反转之后的最终状态（最终状态）（热波动）中的热能的影响而波动。这种波动越大，无法进行准确反转而写入失败的概率（写入错误率）就越大。换句话说，降低写入错误率的关键是如何抑制初态和终态磁化强度的热波动。
为了减少这种热波动，基本思路是通过使用磁各向异性大的金属磁体材料来提高磁化强度对热能的稳定性，但单独改进金属磁体材料存在局限性。
 |
| 图1电压脉冲磁化反转示意图 |
| (a) 使用脉冲电压的传统写入方法。黑色箭头表示MTJ元件的金属磁体层的磁化方向。通过施加脉冲电压，磁各向异性减小并且磁化强度从向下反转到向上。由于热能的作用，初始态和最终态的磁化方向在浅蓝色区域波动，从而导致写入失败。 (b) 新的书写方法。通过在写入前后施加相反极性的电压，可以增大金属磁体层的磁各向异性并抑制波动，从而降低写入错误率。 (c) 电压引起的磁各向异性变化的概念图 |
该研发团队新开发了一种利用电压人为增加垂直磁各向异性来降低写入错误率的方法。图1(c)是磁各向异性随电压变化的示意图。通常，磁各向异性相对于电压线性变化，因此磁各向异性随着正电压而减小，而随着负电压而增大。在传统的电压写入中，仅利用通过施加正电压脉冲来减小磁各向异性的事实来执行磁化反转。另一方面，如图1（b）所示，采用新方法，通过施加增加初始状态和最终状态磁各向异性的负电压，可以抑制初始状态和最终状态磁化的热波动，并且可以显着改善写入错误率。
然而，为了实现上述效果，需要向存储器阵列中的每个元件精确地施加脉冲宽度为约1纳秒且极性反转为约数百皮秒的脉冲电压。在传统的磁存储器写入电路中，布线的充电和放电需要时间，因此脉冲电压波形的上升和下降时间变得平滑（波形圆角），并且也难以快速切换电压极性，从而难以产生形状精确控制的高速脉冲电压。因此，我们开发了一种专门针对电压扭矩MRAM的新型写入电路，可以产生具有极性反转的高速脉冲电压。图2(a)显示了其概念图。预先向三根线（虚拟位线A、B和C）施加三个高速脉冲电压。这些布线中的每一个都具有响应于写入命令（触发信号）的环路结构，并且被设计为响应于前一个信号而生成下一个信号，即，它以A⇒B⇒C的顺序连续地施加到元件。这使得可以高速且准确地控制写入脉冲电压，而没有延迟或失真。图2(a)显示了A：0V、B：15V、C：0V的示例，但这使得可以生成15V的脉冲电压，其上升（下降）非常陡峭并且宽度很短（A和C也可以设置为0V以外的值）。例如，如果向相反侧的位线施加1V的电压，则施加到元件的有效电压信号从-1V到05V再到-1V变化，从而可以精确地施加极性反转的高速脉冲（图2（b））。
 |
| 图2电压扭矩MRAM写入电路概念图 |
| (a) 产生极性反转的高速脉冲电压的电路。通过将来自预先设置为预定电压的虚拟位线的电源电压以①→②→③的循环结构进行切换，来生成高速脉冲电压。 (b)由于与施加到位线侧的电压的相对关系，将极性反转的高速脉冲电压施加到元件。 |
此外，通过在施加相反极性的脉冲电压的同时进行读取，可以消除不必要的存储电路操作。这实现了称为“验证”的高速纠错过程，该过程在初始状态下读取记录信息，如果不需要写入信息则跳过写入过程，写入后重新确认记录信息，如果发生写入错误则重写。通过结合这些降低错误率的方法，错误率可以降低到10-10～10-15可以实现。
除了降低写入错误率之外，在本次研发中，我们还开发了一种新的读出电路，利用MTJ元件的电阻随读出电压变化的现象，以便即使从电压扭矩MRAM的高电阻MTJ元件中也能轻松读取信息。
基于实际制造的直径为30纳米的存储元件的实测数据，我们通过先进的CMOS电路模拟表明，写入/读取错误率可以得到显着改善，并且清楚地表明，如果电压磁各向异性控制的效率能够达到目前水平的三倍左右，则可以将其应用于1至2 Gbit的大容量末级缓存。
今后，基于此次获得的指导方针，我们将致力于使用数十纳米的实际MTJ元件来演示满足大容量末级缓存甚至更大容量主存储器规格的电压磁各向异性控制，并继续设计更高质量的电路系统。