独立行政机构国立产业技术综合研究所[理事长中钵良二]（以下简称“AIST”）纳米电子研究部[研究部部长 Seigo Kanamaru] 绿色纳米电子中心合作研究部 [横山直树，合作研究部部长] 特殊强化研究专家 Hisashi Irizawa 与住友化学株式会社 [代表董事兼总裁：Masakazu Tokura]（以下简称“住友化学”）合作，正在研究锗 (Ge) p型，有效降低大规模集成电路的功耗MOSFET由 (pMOSFET) 和砷化铟镓 (InGaAs) n 型 MOSFET (nMOFSET) 构成CMOS 反相器并首次演示了其操作。
InGaAs等III-V族化合物半导体nMOSFET 是传统的大规模集成电路中使用的硅(Si) n MOSFET相比，它可以在更低的电压下流过更多的电流。另一方面，Ge pMOSFET 可以在比 Si-pMOSFET 更低的电压下传导更多的电流。人们预测，如果使用组合这些元件的 CMOS 电路构建 LSI，则可以显着降低功耗，这是 Si 无法实现的，但迄今为止，这种 CMOS 电路操作尚未实现。这次，我们通过将Ge-pMOSFET和InGaAs-nMOSFET隔着绝缘膜层叠起来制作了原型CMOS反相器，并确认了其工作情况。分离 Ge 和 InGaAs 层可以轻松单独优化每层的制造工艺，从而可以阈值电压维护时移动性。另外，由于InGaAs-nMOSFET直接形成在Ge-pMOSFET之上，因此与并排布置p型和n型MOSFET的一般方法相比，可以减小电路面积。此次CMOS电路工作演示有望为超低功耗LSI的实现做出贡献。
该技术的详细内容将于2013年6月11日至13日在京都府京都市举行的2013 VLSI技术研讨会上公布。
 |
| 使用 Ge 和 InGaAs 的原型 CMOS 反相器的结构图（左）和传输特性（右） |
随着移动信息终端的爆炸性普及以及由于IT设备的功能增加而导致的功耗的增加，需要降低电子信息设备的功耗。为此，重要的是降低提供给构成安装在电子信息设备中的LSI的各个晶体管的电压(电源电压)。传统上，晶体管细化一直以来都采用降低电源电压的方法，但近年来降低的速度已减慢至1V左右。这是因为如果降低电源电压，则无法获得晶体管工作所需的电流值。关断漏电流。因此，需要通过引入比Si具有更高电子和空穴迁移率的新材料来降低LSI的功耗，并且研究和开发变得更加活跃。
绿色纳米电子中心 (GNC) 是一个合作研究机构，成立于 2010 年 4 月，负责开展内阁府和日本学术振兴会运营的高级研究与开发支持计划 (FIRST) 选定的项目。它由五家公司（富士通株式会社、东芝株式会社、日立株式会社、瑞萨电子株式会社和爱发科株式会社）借调的研究人员和日本产业技术研究所的研究人员组成。自成立以来，GNC一直致力于提高使用Ge和InGaAs等高迁移率材料的MOFSET性能的研究和开发，旨在实现LSI的低电压运行。通过结合这些结果，我们成功地进行了世界上首次 Ge/InGaAs CMOS 操作的演示。
这项研究的成果是在FIRST项目“绿色纳米电子核心技术开发”（核心研究员：横山直树）的支持下获得的。另外，InGaAs外延层是与住友化学共同研究开发、生产的。
Ge具有高空穴迁移率，适合pMOSFET，而InGaAs等III-V族化合物半导体具有高电子迁移率，适合nMOSFET。关于这些单独晶体管的性能改进已有许多报道，也有在同一衬底上形成不同沟道的例子。然而，使用这些不同的 MOSFET双通道 CMOS尚未报告电路操作的示例。
图1显示了我们这次原型制作的使用Ge和InGaAs的双通道CMOS反相器（Ge/InGaAs-CMOS反相器）的制造方法。首先，在Ge基板上制作pMOSFET，在pMOSFET的上部形成层间绝缘膜，并进行研磨使其平坦。然后在磷化铟 (InP) 衬底上外延生长InGaAs薄膜的表面侧在室温下接合至层间绝缘膜的表面。通过用酸溶解并去除InP衬底，在Ge-pMOSFET上形成InGaAs薄膜。在该 InGaAs 薄膜上构建 nMOSFET 后，通过布线工艺连接上下 MOSFET 来构建逆变器电路。图 2 显示了电路原型制作电路板的外观和横截面图。上部和下部 MOSFET 以约 30 nm 的良好精度对齐。此外，通过堆叠p型和n型MOSFET，预计电路面积将显着减小。
 |
| pMOSFET 制造 |
InGaAs薄膜键合 |
nMOSFET 制造 |
| 图1 新开发的Ge/InGaAs-CMOS逆变器的制造方法 |
 |
| (a) |
(b) |
| 图2 CMOS原型基板（4英寸Ge基板和2英寸InGaAs薄膜粘合在一起）的外观（a）和MOSFET堆叠横截面结构的透射电子显微镜图像（b） |
图3显示了上层InGaAs-nMOSFET的电子迁移率和下层Ge-pMOSFET的空穴迁移率。在这两种情况下，都获得了与单独制造 MOSFET 时相当的高迁移率。此外，在每个MOSFET的电流-电压特性中没有观察到由于堆叠引起的特别劣化。这被认为是由于在堆叠InGaAs时没有施加大的力，这会引起问题，并且上部nMOSFET形成期间的最高温度保持在350℃的低温。
 |
| 图3 InGaAs-nMOSFET 的电子迁移率（左）和Ge-pMOSFET 的空穴迁移率（右） |
为了使电路正常工作，适当设置上下 MOSFET 的阈值电压非常重要。将不同材料制成的p型和n型MOSFET布置在同一平面上的传统方法通常需要复杂的步骤来单独调节每个MOSFET的阈值电压。另一方面，利用新开发的堆叠结构，通过对每个上层和下层MOSFET依次应用最佳工艺，可以最大化每个p型和n型MOSFET的迁移率。
门堆栈我们能够在使用该结构的同时适当地设置每个阈值电压。图 4 显示了所制造的 Ge/InGaAs-CMOS 反相器的传输特性。它不仅可以在1V的电源电压下工作，而且可以在低至02V的电压下工作。这表明即使在堆叠过程之后，构成反相器的每个p型和n型MOSFET的阈值电压也被适当地设置。
 |
| 图4所制造的Ge/InGaAs双通道CMOS反相器的输入/输出特性（左）和显示其配置的电路图（右） |
这样，我们通过在Ge-pMOSFET上堆叠InGaAs-nMOSFET，制作了由Ge和III-V族化合物半导体组成的双通道CMOS逆变器电路，并演示了其操作。不会因堆叠而导致各MOSFET的特性劣化或阈值电压波动，并且可以通过堆叠减少电路面积，因此有望作为双通道CMOS的基本配置。
将来，我们希望在使用更实用尺寸的晶体管（短沟道 MOSFET）的电路中演示操作，并验证操作速度方面的优势。